캐리어 수송
2장에서 전자와 정공이 얼마나 있는지 셌다. 이제 그들이 어떻게 움직이는지 볼 차례다. 상온의 전도 전자는 가만히 있지 않는다. 초속 수백 km(~10⁷ cm/s)로 날아다니다 0.1 ps마다 격자 진동이나 불순물에 부딪혀 방향을 바꾼다. 전기장을 걸면 이 요란한 무작위 운동 위에 아주 작은 평균 흐름, 즉 드리프트(Drift)가 얹힌다. 농도가 고르지 않으면 같은 무작위 운동이 농도가 높은 곳에서 낮은 곳으로 캐리어를 실어 나르는 확산(Diffusion)이 된다. 반도체 소자의 모든 전류는 이 두 가지의 합이다.
- 열 속도, 평균 자유 시간, 평균 자유 행로의 크기를 어림하고 드리프트가 그 위의 작은 치우침임을 설명한다.
- 이동도 \(\mu = q\tau_m/m^*\)를 이해하고, 격자 산란과 이온화 불순물 산란을 마티센 규칙으로 합친다.
- 고전계 속도 포화와 GaAs의 음의 미분 이동도를 안다.
- 도핑으로부터 비저항을 구하고, 4탐침 측정값으로 거꾸로 도핑을 알아낸다.
- 픽의 확산 법칙과 아인슈타인 관계 \(D/\mu = kT/q\)를 유도하고, 불균일 도핑이 만드는 내부 전기장을 계산한다.
- 홀 효과로 캐리어의 종류·농도·이동도를 결정한다.
열 운동과 산란
전도대의 전자는 결정 속에서 유효 질량 \(m^*\)을 가진 자유 입자처럼 행동한다(1장). 온도 \(T\)에서 에너지 등분배 법칙을 쓰면 평균 운동 에너지는 \(\tfrac{3}{2}kT\)이므로
전자는 직선으로 날아가지 못한다. 열로 흔들리는 격자 원자(포논(Phonon)), 이온화된 도펀트, 결정 결함에 부딪혀 수시로 방향과 속력이 바뀐다. 이것이 산란(Scattering)이다. 두 충돌 사이의 평균 시간 \(\tau_m\)을 평균 자유 시간(Mean free time), 그동안 나는 거리 \(\lambda = v_{th}\tau_m\)을 평균 자유 행로(Mean free path)라 한다. 실리콘에서 \(\tau_m \approx 0.1\sim0.3\) ps, \(\lambda \approx 20\sim60\) nm 정도다. 결국 전자의 궤적은 술 취한 사람의 걸음, 즉 무작위 행보(Random walk)가 된다.
요란한 열 운동 위의 작은 드리프트
드리프트 전류와 이동도
전자가 충돌 직후 무작위 속도에서 출발해 평균 \(\tau_m\) 동안 힘 \(-qE\)를 받으면, x 방향 평균 속도는 \(-qE\tau_m/m^*\)만큼 치우친다. 이 비례 계수가 이동도(Mobility)다.
전기장이 걸린 반도체의 밴드는 기울어진다. 전위 \(\psi\)가 높은 쪽에서 전자 에너지 \(-q\psi\)가 낮으므로, 전자는 밴드를 따라 '굴러 내려가고' 정공은 '떠오른다'. 기울기의 크기가 곧 \(qE\)다. 충돌이 없다면 전자는 계속 가속되겠지만, 실제로는 수십 nm마다 산란되며 운동 에너지를 격자에 열로 내준다. 이것이 저항 발열(줄 열)의 미시적 정체다.
Si 전자 \(\mu_n = 1400\) cm²/V·s에서 \(\tau_m = \mu m^*/q = 0.14 \times 0.26 \times 9.11\times10^{-31}/1.6\times10^{-19} \approx 0.2\) ps, \(\lambda = v_{th}\tau_m \approx 2.3\times10^7 \times 2\times10^{-13} \approx 47\) nm. 전기장 1 kV/cm(1 µm에 0.1 V)에서 \(v_d = 1.4\times10^6\) cm/s로 열 속도의 6%다. 대부분의 소자 동작은 이 '작은 치우침' 영역(선형 응답)에서 일어나므로 옴의 법칙이 성립한다.
이동도를 결정하는 산란: 마티센 규칙
산란 과정이 여러 개면 단위 시간당 산란 확률 \(1/\tau\)가 더해진다. 이동도는 \(\tau\)에 비례하므로 역수가 더해진다. 이것이 마티센 규칙(Matthiessen's rule)이다.
이동도 지도: 도핑·온도와 마티센 규칙
고전계: 속도 포화
\(v_d = \mu E\)는 전기장이 약할 때만 맞다. 전기장이 10⁴ V/cm를 넘으면 전자가 충돌 사이에 얻는 에너지가 열에너지(26 meV)에 견줄 만해져, 전자 온도가 격자 온도보다 높아진다(뜨거운 전자(Hot electron)). 에너지가 Si의 광학 포논 에너지(약 63 meV)에 닿으면 포논을 내놓으며 에너지를 잃는 산란이 급격히 늘어 속도가 더 오르지 못한다. 이것이 속도 포화(Velocity saturation)이고, Si의 포화 속도 \(v_{sat} \approx 10^7\) cm/s는 열 속도와 비슷하다.
GaAs 전자는 다르다. 전도대 최저점(Γ 골짜기, \(m^* = 0.067m_0\))보다 약 0.3 eV 위에 유효 질량이 훨씬 큰 L 골짜기가 있다. 전기장이 약 3.5 kV/cm를 넘으면 전자가 무거운 골짜기로 옮겨 가 오히려 느려진다. 전계를 올렸는데 속도가 떨어지는 이 음의 미분 이동도(Negative differential mobility)가 마이크로파 발진기인 건 다이오드(Gunn diode)의 원리다.
드리프트 속도–전기장 곡선
비저항과 4탐침 측정
외인성 반도체에서는 다수 캐리어 한 종류가 전도를 거의 다 맡는다. n형이면 \(\rho \approx 1/(qN_D\mu_n)\). 그런데 \(\mu_n\) 자체가 \(N_D\)에 따라 줄어들기 때문에, 비저항–도핑 관계는 직선이 아니라 고농도로 갈수록 기울기가 완만해지는 곡선이 된다. 실측 결과를 정리한 것이 유명한 어빈 곡선(Irvin curve)이다. 공정에서는 이 곡선을 거꾸로 읽어 비저항 측정값으로부터 도핑을 알아낸다.
비저항을 재는 가장 흔한 방법이 4탐침법(Four-point probe)이다. 일직선으로 같은 간격 \(s\)로 놓인 탐침 넷 중 바깥 둘로 전류 \(I\)를 흘리고 안쪽 둘 사이 전압 \(V\)를 잰다. 전압계에는 전류가 거의 흐르지 않으므로 탐침–반도체 접촉 저항이 측정에서 빠진다.
미지 웨이퍼의 도핑을 맞혀라
목표: 4탐침으로 전압을 재고 비저항을 계산한 뒤, 어빈 곡선에서 도핑 농도를 ±20% 안으로 맞힌다.
확산과 픽의 법칙
전기장이 없어도 전류가 흐를 수 있다. 어느 한 곳에 캐리어가 많이 몰려 있으면, 무작위 행보 때문에 왼쪽 칸에서 오른쪽으로 넘어가는 수와 그 반대가 달라진다. 오른쪽보다 왼쪽 칸에 입자가 많으면 경계를 넘는 입자도 왼→오가 더 많다. 그 결과 농도 기울기에 비례하는 알짜 흐름이 생긴다. 이것이 픽의 제1법칙(Fick's first law)이다.
농도 언덕이 퍼진다: 무작위 행보에서 픽의 법칙으로
확산 계수와 이동도는 둘 다 같은 산란 과정(\(\tau_m\))에서 나오므로 서로 묶여 있다. 다음 절에서 평형 조건으로 정확한 관계를 얻는다.
평형의 균형과 아인슈타인 관계
전체 전류는 드리프트와 확산의 합이다.
도핑이 위치에 따라 다른 n형 시료를 평형 상태로 두자. 왼쪽에 도너가 많으면 전자는 오른쪽으로 확산하려 한다. 그러면 왼쪽에는 전자를 잃은 양전하(이온화된 도너)가, 오른쪽에는 여분의 전자가 남아 왼쪽에서 오른쪽을 향하는 전기장(\(+x\))이 생긴다. 이 전기장은 전자를 다시 왼쪽으로 끌어당겨 확산을 되돌린다. 평형에서는 전자 하나하나의 알짜 흐름이 0이어야 하므로 \(J_n = 0\)이다. 페르미 준위가 평평하다는 것과 같은 말이다.
\(n = n_i\,e^{(E_F - E_i)/kT}\)이고 \(E_F\)가 일정하면 \(dn/dx = -(n/kT)\,dE_i/dx\)이며, 밴드 기울기는 \(dE_i/dx = qE\)다. 이를 \(J_n = 0\)에 넣으면
불균일 도핑이 만드는 내부 전기장
| 재료 (300 K, 저도핑) | μn (cm²/V·s) | μp | Dn (cm²/s) | Dp | vsat,n (cm/s) |
|---|---|---|---|---|---|
| Si | ~1400 | ~470 | ~36 | ~12 | 1.0×10⁷ |
| Ge | ~3900 | ~1900 | ~100 | ~49 | 6×10⁶ |
| GaAs | ~8500 | ~400 | ~220 | ~10 | ~7×10⁶ (첨두 2×10⁷) |
| 4H-SiC | ~950 | ~120 | ~25 | ~3 | 2.2×10⁷ |
| GaN | ~1200 | ~30 | ~31 | ~0.8 | 2.5×10⁷ |
표의 D는 아인슈타인 관계 \(D = \mu\,kT/q\)로 계산했다. 같은 산란이 둘을 정하므로 이동도가 큰 재료는 확산도 빠르다. GaAs·GaN의 정공 이동도가 매우 낮다는 점은 이 재료들로 CMOS를 만들기 어려운 큰 이유다.
홀 효과: 캐리어를 세는 저울
막대 시료에 x 방향으로 전류를, z 방향으로 자기장 \(B\)를 걸면 움직이는 캐리어가 로런츠 힘 \(\mathbf F = q\,\mathbf v\times\mathbf B\)를 받아 한쪽 옆면으로 쏠린다. 쏠린 전하가 가로 전기장 \(E_y\)를 만들고, 그 힘이 로런츠 힘과 같아지면 캐리어는 다시 곧게 흐른다. 이때 양 옆면 사이에 나타나는 전압이 홀 전압(Hall voltage)이다. 놀라운 점은 전자와 정공이 같은 쪽으로 쏠린다는 것이다. 전자는 반대 방향으로 움직이면서 전하도 반대라 힘의 방향이 같다. 그래서 쌓이는 전하의 부호, 곧 홀 전압의 부호가 캐리어 종류를 알려 준다.
홀 전압의 부호를 예측하라
정확히는 \(R_H = r_H/(qp)\)이고 홀 인자 \(r_H = \langle\tau^2\rangle/\langle\tau\rangle^2\)는 산란 기구에 따라 1.1~1.9(격자 산란 약 1.18) 정도다. 측정 관례상 \(r_H = 1\)로 두고 '홀 농도', '홀 이동도'라 부른다. 전자와 정공이 비슷하게 있으면 \(R_H = (p\mu_p^2 - n\mu_n^2)/[q(p\mu_p + n\mu_n)^2]\)로 둘의 기여가 상쇄되어, 약한 p형에서도 \(R_H\)가 음수가 될 수 있다(이동도가 큰 전자가 이긴다).
짧은 채널: 준탄도 수송
지금까지는 캐리어가 소자를 지나는 동안 수없이 산란한다고 가정했다. 그래야 '평균 속도 = μE'라는 국소적 관계가 의미 있다. 그런데 채널 길이 \(L\)이 평균 자유 행로(수십 nm)와 비슷해지면 이야기가 달라진다. 전자가 몇 번 부딪히지 않고 건너가 버리면 \(\mu\)와 \(v_{sat}\)는 더 이상 잘 정의되지 않는다.
- 속도 오버슈트(Velocity overshoot): 전기장이 급히 커지는 곳에서는 운동량이 에너지보다 먼저 이완되어, 짧은 시간 동안 평균 속도가 \(v_{sat}\)보다 크게 튈 수 있다.
- 탄도 한계(Ballistic limit): 산란이 전혀 없으면 전류는 소스에서 '주입'되는 속도(\(\sim v_{th}\) 정도의 단방향 열 속도)로 정해지고, 채널 저항이 아니라 접촉이 전류를 제한한다.
- 준탄도(Quasi-ballistic): 실제 10~20 nm급 실리콘 트랜지스터는 그 중간이다. 간단한 모형에서 투과 확률 \(T \approx \lambda/(\lambda + L)\)이 탄도 정도를 나타낸다.
이 장의 식들은 '캐리어 분포가 국소적으로 거의 평형'이라는 가정 위에 서 있다. 길이 척도가 평균 자유 행로보다 충분히 크고, 시간 척도가 \(\tau_m\)(~0.1 ps)보다 충분히 길 때 잘 맞는다. 첨단 소자의 정량 해석에는 수력학 모형, 몬테카를로, 비평형 그린 함수(NEGF) 같은 더 정교한 방법을 쓴다. 그래도 직관과 설계 감각의 출발점은 언제나 드리프트–확산이다.
핵심 정리
- 상온 캐리어의 열 속도는 ~10⁷ cm/s, 평균 자유 시간 ~0.1–0.3 ps, 평균 자유 행로 수십 nm. 드리프트는 이 무작위 운동 위의 작은 치우침이다.
- \(v_d = \mu E\), \(\mu = q\tau_m/m^*\). 드리프트 전류 \(J = q(n\mu_n + p\mu_p)E\), 비저항 \(\rho = 1/[q(n\mu_n + p\mu_p)]\).
- 마티센 규칙 \(1/\mu = 1/\mu_L + 1/\mu_I\): 격자 산란은 온도와 함께, 불순물 산란은 도핑과 함께 커진다. 작은 쪽이 지배한다.
- 고전계에서 속도는 \(v_{sat} \approx 10^7\) cm/s로 포화한다. GaAs는 골짜기 간 전이로 음의 미분 이동도를 보인다.
- 4탐침: \(R_s = 4.532\,V/I\), \(\rho = R_s t\). 어빈 곡선을 거꾸로 읽으면 도핑을 안다.
- 확산: \(F = -D\,dn/dx\), 퍼짐 \(\sigma = \sqrt{2Dt}\). 아인슈타인 관계 \(D/\mu = kT/q\).
- 평형에서는 드리프트와 확산이 정확히 상쇄되고 페르미 준위가 평평하다. 불균일 도핑은 내부 전기장 \(E = -(kT/q)\,d\ln N/dx\)를 만든다.
- 홀 효과: \(V_H\)의 부호가 캐리어 종류, \(R_H = \pm1/(qN)\)이 농도, \(|R_H|/\rho\)가 이동도를 준다.
확인 퀴즈
Si 전자(μn = 1400 cm²/V·s)에 1 kV/cm를 걸었을 때 드리프트 속도와 열 속도의 비는 대략?
도핑 10¹⁸ cm⁻³인 Si에서 온도를 300 K에서 150 K로 낮추면 이동도가 크게 오르지 않는(오히려 줄 수 있는) 주된 이유는?
이동도 1000 cm²/V·s인 캐리어의 300 K 확산 계수는?
얇은 확산층을 4탐침으로 재니 V/I = 10 Ω이었다. 층 두께가 0.5 µm라면 비저항은?
전류가 +x, 자기장이 +z(화면 밖)일 때 측정한 V위 − V아래가 음수였다. 시료는?
도핑이 불균일한 n형 시료가 평형에 있다. 옳은 것은?